1、 了解格雷碼變換的原理。
2、 進(jìn)一步熟悉QUARTUSII軟件的使用方法和VHDL輸入的全過程。
3、 進(jìn)一步掌握實(shí)驗(yàn)系統(tǒng)的使用。
二、 實(shí)驗(yàn)原理
格雷（Gray）碼是一種可靠性編碼，在數(shù)字系統(tǒng)中有著廣泛的應(yīng)用。其特點(diǎn)是任意兩個相鄰的代碼中僅有一位二進(jìn)制數(shù)不同，因而在數(shù)碼的遞增和遞減運(yùn)算過程中不易出現(xiàn)差錯。但是格雷碼是一種無權(quán)碼，要想正確而簡單的和二進(jìn)制碼進(jìn)行轉(zhuǎn)換，必須找出其規(guī)律。
根據(jù)組合邏輯電路的分析方法，先列出其真值表再通過卡諾圖化簡，可以很快的找出格雷碼與二進(jìn)制碼之間的邏輯關(guān)系。其轉(zhuǎn)換規(guī)律為：高位同，從高到低看異同，異出‘1’，同出‘0’。也就是將二進(jìn)制碼轉(zhuǎn)換成格雷碼時，高位是完全相同的，下一位格雷碼是‘1’還是‘0’，完全是相鄰兩位二進(jìn)制碼的“異”還是“同”來決定。下面舉一個簡單的例子加以說明。
假如要把二進(jìn)制碼10110110轉(zhuǎn)換成格雷碼，則可以通過下面的方法來完成，方法如圖4-2-1。
圖4-2-1 格雷碼變換示意圖
因此，變換出來的格雷碼為11101101。
三、 實(shí)驗(yàn)內(nèi)容
本實(shí)驗(yàn)要求完成的任務(wù)是變換8位的二進(jìn)制碼到8位的格雷碼。實(shí)驗(yàn)中用八位撥動開關(guān)模塊的K1～K8表示8位二進(jìn)制輸入，用LED模塊的D1～D8來表示轉(zhuǎn)換的實(shí)驗(yàn)結(jié)果8位格雷碼。實(shí)驗(yàn)LED亮表示對應(yīng)的位為‘1’，LED滅表示對應(yīng)的位為‘0’。通過輸入不同的值來觀察輸入的結(jié)果與實(shí)驗(yàn)原理中的轉(zhuǎn)換規(guī)則是否一致。
四、 實(shí)驗(yàn)步驟
1、 打開QUARTUSII軟件，新建一個工程。
2、 建完工程之后，再新建一個VHDL File。新建一個VHDL文件的過程如下：
1）選擇QUARTUSII軟件中的File>New命令，出現(xiàn)New對話框。如圖4-2-2所示。
圖4-2-2 新建設(shè)計(jì)文件選擇窗口
2）在New對話框（圖4-2-2）中選擇Device Design Files頁下的VHDL File，點(diǎn)擊OK按鈕，打開VHDL編輯器對話框，如圖4-2-3所示。
圖4-2-3 VHDL編輯窗口
3、 按照實(shí)驗(yàn)原理和自己的想法，在VHDL編輯窗口編寫VHDL程序，用戶可參照光盤中提供的示例程序。
4、 編寫完VHDL程序后，保存起來。方法同實(shí)驗(yàn)一。
5、 對自己編寫的VHDL程序進(jìn)行編譯并仿真，對程序的錯誤進(jìn)行修改。
6、 編譯仿真無誤后，根據(jù)用戶自己的要求進(jìn)行管腳分配。分配完成后，再進(jìn)行全編譯一次，以使管腳分配生效。
7、 根據(jù)實(shí)驗(yàn)內(nèi)容用實(shí)驗(yàn)導(dǎo)線將上面管腳分配的FPGA管腳與對應(yīng)的模塊連接起來。
如果是調(diào)用的本書提供的VHDL代碼，則實(shí)驗(yàn)連線如下：
K1-K8：被編碼信號，接8個撥動開關(guān)K1-K8（LOCK KEY AREA）。
D1-D8：編碼輸出信號，接8個LED燈D1-D8（LED AREA）。
8、 用下載電纜通過JTAG口將對應(yīng)的sof文件加載到FPGA中。觀察實(shí)驗(yàn)結(jié)果是否與自己的編程思想一致。
五、 實(shí)驗(yàn)現(xiàn)象與結(jié)果
以設(shè)計(jì)的參考示例為例，當(dāng)設(shè)計(jì)文件加載到目標(biāo)器件后，確認(rèn)信號連接線已正確連接，撥動撥動開關(guān)，LED會按照實(shí)驗(yàn)原理中的格雷碼輸入一一對應(yīng)的亮或者滅。
六、 實(shí)驗(yàn)報(bào)告
1、 繪出仿真波形，并作說明。
2、 進(jìn)一步熟悉QUARTUSII軟件。
3、 將實(shí)驗(yàn)原理、設(shè)計(jì)過程、編譯仿真波形和分析結(jié)果、硬件測試結(jié)果記錄下來。
